Что такое контейнер блочной конструкции

2. Центр разработчиков
3. Статьи
4. Что такое контейнер блочного дизайна

• Сетевое ускорение
• Демо и примеры проектов
• Вивадо

Что такое контейнер блочного дизайна в Vivado ML?

Контейнер блочного дизайна (BDC) — это новая функция Vivado IP Integrator, которая позволяет создавать один или несколько блочных проектов внутри другого блочного дизайна. Это обеспечивает единую командную среду проектирования для инженеров, которые работают над частями более крупного проекта. BDC также предоставляет проектный подход для включения и отключения DFX (ранее называвшийся Partial

Варианты использования, рассмотренные BDC

1. Создание экземпляров BD/BD внутри BD верхнего уровня
2. Модульность большого BD путем добавления его частей внутрь BDC
3. Повторить часть BD несколько раз
4. Создание дизайна DFX в среде проекта

Функции BDC

1. Детский БДС
2. In-Place Expansion: возможность просмотра содержимого дочерних BD с верхнего BD. Эта функция полезна для визуализации всех дизайнов из Top BD
.
3. Адресация: Адресация дочерних BD может быть изменена с верхнего уровня, что упрощает сшивку дочерних BD.
4. Распространение параметра: распространение параметра от главного BD к дочернему BD (например, тактовая частота)
5. Варианты: Возможность указать вариант BD для синтеза и моделирования. Это требует, чтобы границы уровня порта не менялись. Несколько вариантов также могут использоваться в качестве RM в потоке DFX. Варианты очень полезны при создании копии проекта с небольшими изменениями. Пример: тактовая частота системы может отличаться для Северной Америки и Европы. Следовательно, вместо создания нового дизайна можно создать вариант системы с другой тактовой частотой. У нас также может быть один вариант для синтеза и другой для моделирования
    

6. ДФХ**

Хочу попробовать?

Поток снизу вверх

1. Разархивируйте файл bdc_bottom_up.zip и откройте проект в Vivado
2. Откройте BD bdc_bottom_up из Flow Navigator.
   Это пустой BD. Есть также два других BD, up_counter и down_counter. Каждый из них содержит счетчик
3.  Дважды щелкните bdc_bottom_up BD в окне источников, чтобы сделать его активным. Перетащите up_counter bd из окна «Источники». В качестве альтернативы щелкните правой кнопкой мыши на холсте BD bdc_bottom_up_flow → Добавить модуль → Выберите тип модуля, чтобы быть блочным дизайном, из раскрывающегося списка → Выберите up_counter из списка → Нажмите OK

4. Обратите внимание, что up_counter вставлен как BDC. Теперь запустите Connection Automation дважды, основываясь на баннере для подключений Clock и Reset    

5. BD должен выглядеть следующим образом:

6. Щелкните знак + на up_counter_0. Это покажет BD внутри BDC. This is In Place Expansion

Теперь давайте воспользуемся счетчиком вниз для моделирования и счетчиком вверх для синтеза. Здесь вступает в действие концепция дисперсии. Мы изменим select up_counter как вариант синтеза и down_counter как вариант симуляции 9.0023

7. Дважды щелкните up_counter_0, чтобы открыть диалоговое окно настройки BDC.

8. Снимите флажок Использование того же источника, что и для Синтеза. Щелкните знак «+» в разделе «Источники моделирования». В диалоговом окне Select Block Design выберите down_counter.bd и нажмите OK. Обратите внимание, что в качестве источника моделирования добавлен файл down_counter.bd. Установите переключатель рядом с ним, чтобы сделать его активным. Нажмите OK.

Обратите внимание, что в графическом интерфейсе настройки BDC есть возможность заморозить границу контейнера. Выбор этой опции заблокирует границы, и распространение параметров из BD верхнего уровня не произойдет.

9. Обратите внимание на изменение холста BD, чтобы отразить, что up_counter.bd будет использоваться для синтеза, а down_counter.bd — для моделирования.

Обратите внимание, что для вариантов границы уровня порта не должны изменяться.

Поток сверху вниз:

1. Разархивируйте файл bdc_top_down.zip и откройте проект в Vivado
2. Откройте BD из Flow Navigator

   Изучите BD. Это простой дизайн Microblaze. Теперь мы собираемся поместить Microblaze, модуль отладки Microblaze и локальную память Microblaze в иерархию и создать контейнер блочной конструкции подсистемы 9.0023

3. Выберите IP-адрес Microblaze, модуль отладки Microblaze и microblaze_0_local_memory (удерживайте клавишу Ctrl при выборе каждого IP-адреса), щелкните правой кнопкой мыши → Создать иерархию, как показано ниже 

4. Назовите иерархию как microblaze_subsystem и нажмите OK

5. Подтвердите BD

6. Теперь щелкните правой кнопкой мыши подсистему Microblaze и выберите «Создать контейнер проектирования блоков». Нажмите OK в следующем всплывающем окне

7. Поскольку это дизайн Microblaze, любой файл Elf, ранее связанный с Microblaze, будет потерян. Следовательно, вы получите критическое предупреждение. Для этой демонстрации мы можем спокойно игнорировать критическое предупреждение.

8. Обратите внимание, что microblaze_subsystem теперь является BDC.

9. Дополнительно видно, что для microblaze_subsystem

создается отдельный BD

Заключение

В заключение, BDC является важной функцией сценария совместного проектирования. Следующие три функции, доступные в Vivado в 2021.2, при совместном использовании обеспечивают беспрепятственный опыт совместного проектирования:

1. Контейнер Block Design
2. Улучшения управления версиями для отделения источников от сгенерированных выходных продуктов и
3. Инструмент BD Diff для дифференциала 2 BD

Дальнейшее чтение

О Снехал Уллагадди

Снехал Уллагадди — старший менеджер по маркетингу продуктов в AMD, специализирующийся на Vivado ML. До AMD она работала как в полупроводниковых, так и в софтверных компаниях. Она имеет степень магистра электротехники Миннесотского университета в городах-побратимах.

Просмотреть все статьи Snehal Ullagaddi

Контейнеры блочной конструкции Vivado 2020.2 — Support

ggillett 3 февраля 2021 г., 16:18

#1

Мы используем собственный образ petalinux, созданный с помощью meta-xilinx-pynq.
Vivado 2020.2 представляет (ранний доступ) контейнеры BD, которые ссылаются на другой блочный дизайн. Это начинает решать давние проблемы повторного использования кода и управления для проектов, которые включают Xilinx IP.

Проблема с PYNQ заключается в том, что он создает hwh для каждого экземпляра BDC и, по-видимому, нарушает синтаксический анализ.

 AttributeError Traceback (последний последний вызов)
 в <модуле>
----> 1 ol=Overlay('test.bit')
      2 интервал = ol.stream_intc
      3 сброс = GPIO(GPIO.get_gpio_pin(0), 'out')
      4
      5 источник = ol.frame_source_0
/usr/lib/python3.7/site-packages/pynq/overlay.py в __init__(self, bitfile_name, dtbo, download, ignore_version, device)
    328 super().__init__(bitfile_name, dtbo, partial=False, device=device)
    329--> 330 self.parser = self.device.get_bitfile_metadata(self.bitfile_name)
    331
    332 self.ip_dict = self.gpio_dict = self.interrupt_controllers = \
/usr/lib/python3.7/site-packages/pynq/pl_server/device.py в get_bitfile_metadata(self, bitfile_name)
    635 tcl_path = get_tcl_name(bitfile_name)
    636, если os.path.exists(hwh_path):
-->
  637 вернуть HWH(hwh_path)
    638 Элиф os.path.exists(tcl_path):
    639 message = "Пользователи не получат ПАРАМЕТРЫ/РЕГИСТРЫ" \
/usr/lib/python3.7/site-packages/pynq/pl_server/hwh_parser. py в __init__(self, hwh_name)
    170 для i в self.root.iter("МОДУЛЬ")}
    171
--> 172 self.init_partial_ip_dict()
    173 для мода в self.root.iter("МОДУЛЬ"):
    174 mod_type = mod.get('MODTYPE')
/usr/lib/python3.7/site-packages/pynq/pl_server/hwh_parser.py в init_partial_ip_dict(self)
    200
    201 """
--> 202 self._parse_ip_dict(self.root, 'MASTERBUSINTERFACE')
    203
    204 по определению init_full_ip_dict(я, мод):
/usr/lib/python3.7/site-packages/pynq/pl_server/hwh_parser.py в _parse_ip_dict(self, mod, mem_intf_id)
    242 to_pop.add(полное_имя)
    243 полное_имя += '/' + intf_id
-->  244 elif vlnv.split(':')[:2] == ['xilinx.com', 'module_ref']:
    245 полное_имя += '/' + intf_id
    246
AttributeError: объект «NoneType» не имеет атрибута «разделить»
 

Верна ли моя оценка проблемы? Или у меня другая проблема?

Есть ли простое решение? Я был бы готов взяться за это сам с небольшим руководством и пониманием того, что требуется.

Какой приоритет отдается команде разработчиков PYNQ при обработке BDC?

Ура,
Джефф.

Питер Огден 3 февраля 2021 г., 17:09

#2

Контейнеры блочной конструкции определенно входят в наш список вещей, которые будут поддерживаться в следующей основной версии. Проблема, с которой вы столкнулись, заключается в том, что BDC являются «IP», но не имеют типа, поэтому наш синтаксический анализ прерывается. Вы можете добавить проверку, если vlnv имеет значение None, чтобы обойти это. К сожалению, у нас нет простого способа интеграции нескольких файлов файлов HWH вместе, поэтому даже с исправлением вы сможете обращаться к BDC только как к монолитному объекту, а не к IP-адресу внутри него.

К сожалению, я не могу указать сроки, когда мы получим поддержку BDC, поскольку у нас нет графика выпуска обновлений с указанием времени.

Питер

1 Нравится

гиллетт 3 февраля 2021 г. , 19:01

#3

Спасибо, Питер,

Я не гнался за временной шкалой

Как насчет не такого простого исправления? Можно ли разобрать отдельные hwh? затем сшить представление Python вместе?

1 Нравится

Питер Огден 4 февраля 2021 г., 10:35

#4

Вы можете создать экземпляр pynq.pl_server.HWH для каждого файла hwh по очереди, но я не уверен, насколько хорошо наша текущая инфраструктура синтаксического анализа обрабатывает эти фрагменты. У нас есть некоторая поддержка объединения файлов после частичной реконфигурации, которую мы сделали некоторое время назад, но я не уверен, насколько это применимо в данном случае.

Питер

1 Нравится

гиллетт 4 февраля 2021 г. , 14:38

#5

Я углублюсь в код Python PYNQ и посмотрю, сколько изменений требуется для полного синтаксического анализатора для анализа фрагментов.

Спасибо

1 Нравится

6 февраля 2021 г., 2:40

#6

Привет, ggillett,

Похоже, у тебя уже есть неплохое представление об этих вещах. Просто хотел указать на разговор на случай, если вы его не видели, это может быть даже ветка, которую вы начали, LOL. См. последние комментарии в ветке о 2020.2 и о том, как в итоге получается вложение:

https://forums.xilinx.com/t5/Design-Entry/Nested-block-designs-with-Vivado-2020-1/td -p/1118296

1 Нравится

гиллетт 10 февраля 2021 г. , 20:21

#7

Привет, pynqzen,

Я ценю ваш вклад.

Это не мой пост, хотя я его читал

Проблема не на стороне VIvado, PYNQ пока не может прочитать описание оборудования.

Франция и 3 октября 2021 г., 15:41

#8

Привет,

Мне интересно, есть ли обновление, касающееся поддержки BDC. Я столкнулся с похожей проблемой, и я не могу получить частичную реконфигурацию для работы с ядрами HLS без них. Как вам ядра HLS без использования BDC?

Кроме того, есть ли уже проблема / PR github, которая обрабатывает это? Я хотел бы помочь!

мариоруис 4 октября 2021 г. , 7:33

#9

@rflamand,

Компонуемое наложение использует HLS IP в регионах DFX. GitHub — Xilinx/PYNQ_Composable_Pipeline: оверлеи PYNQ Composabe

Марио

2 лайка

17 января 2022 г., 18:10

#10

Привет,

Наконец-то я нашел время, чтобы заняться разбором BDC.

Я обнаружил, что фрагмент BDC HWH не имеет раздела ADDRESSBLOCKS. Я тестирую простой BDC, содержащий одно ядро ​​​​IP, которое определяет 2 регистра, каждый с двумя полями.

Если я подключу демонстрационный IP-адрес напрямую к шине на верхней диаграмме, экспортированный HWH в XSA будет содержать определения регистров и полей. Но если я помещу IP-адрес в BDC, экспортированный экземпляр BDC HWH (loopback_inst_0.hwh) не будет иметь определений, то же самое верно для HWH в папке исходной диаграммы.

Я делаю что-то неправильно или это ожидаемое поведение?

Ура,
Джефф.

 <АДРЕСБЛОКИ>
        
          <РЕГИСТРЫ>
            <РЕГИСТРАЦИОННОЕ ИМЯ="ctl0">
              
              <ИМЯ СВОЙСТВА="ADDRESS_OFFSET" ЗНАЧЕНИЕ="4"/>
              <ИМЯ СВОЙСТВА="РАЗМЕР" ЗНАЧЕНИЕ="32"/>
              <ИМЯ СВОЙСТВА="ДОСТУП" ЗНАЧЕНИЕ="чтение-запись"/>
              <ИМЯ СВОЙСТВА="IS_ENABLED" VALUE="true"/>
              <ПОЛЯ>
                <ИМЯ ПОЛЯ="альфа">
                  
                  <ИМЯ СВОЙСТВА="ADDRESS_OFFSET" ЗНАЧЕНИЕ="0"/>
                  <ИМЯ СВОЙСТВА="ДОСТУП" ЗНАЧЕНИЕ="чтение-запись"/>
                  <ИМЯ СВОЙСТВА="MODIFIED_READ_VALUES" ЗНАЧЕНИЕ=""/>
                  <ИМЯ СВОЙСТВА="WRITE_CONSTRAINT" ЗНАЧЕНИЕ="0"/>
                  <ИМЯ СВОЙСТВА="READ_ACTION" ЗНАЧЕНИЕ=""/>
                  <ИМЯ СВОЙСТВА="BIT_OFFSET" ЗНАЧЕНИЕ="0"/>
                  <ИМЯ СВОЙСТВА="BIT_WIDTH" ЗНАЧЕНИЕ="16"/>
                
                <ИМЯ ПОЛЯ="бета">
                  
                  <ИМЯ СВОЙСТВА="ADDRESS_OFFSET" ЗНАЧЕНИЕ="16"/>
                  <ИМЯ СВОЙСТВА="ДОСТУП" ЗНАЧЕНИЕ="чтение-запись"/>
                  <ИМЯ СВОЙСТВА="MODIFIED_READ_VALUES" ЗНАЧЕНИЕ=""/>
                  <ИМЯ СВОЙСТВА="WRITE_CONSTRAINT" ЗНАЧЕНИЕ="0"/>
                  <ИМЯ СВОЙСТВА="READ_ACTION" ЗНАЧЕНИЕ=""/>
                  <ИМЯ СВОЙСТВА="BIT_OFFSET" ЗНАЧЕНИЕ="16"/>
                  <ИМЯ СВОЙСТВА="BIT_WIDTH" ЗНАЧЕНИЕ="16"/>
                
              
            
            <РЕГИСТРАЦИЯ="sts0">
              
              <ИМЯ СВОЙСТВА="ADDRESS_OFFSET" ЗНАЧЕНИЕ="8"/>
              <ИМЯ СВОЙСТВА="РАЗМЕР" ЗНАЧЕНИЕ="32"/>
              <ИМЯ СВОЙСТВА="ДОСТУП" ЗНАЧЕНИЕ="только для чтения"/>
              <ИМЯ СВОЙСТВА="IS_ENABLED" VALUE="true"/>
              <ПОЛЯ>
                <ИМЯ ПОЛЯ="гамма">
                  
                  <ИМЯ СВОЙСТВА="ADDRESS_OFFSET" ЗНАЧЕНИЕ="0"/>
                  <ИМЯ СВОЙСТВА="ДОСТУП" ЗНАЧЕНИЕ="только для чтения"/>
                  <ИМЯ СВОЙСТВА="MODIFIED_READ_VALUES" ЗНАЧЕНИЕ=""/>
                  <ИМЯ СВОЙСТВА="WRITE_CONSTRAINT" ЗНАЧЕНИЕ="0"/>
                  <ИМЯ СВОЙСТВА="READ_ACTION" ЗНАЧЕНИЕ=""/>
                  <ИМЯ СВОЙСТВА="BIT_OFFSET" ЗНАЧЕНИЕ="0"/>
                  <ИМЯ СВОЙСТВА="BIT_WIDTH" ЗНАЧЕНИЕ="16"/>
                
                <ИМЯ ПОЛЯ="дельта">
                  
                  <ИМЯ СВОЙСТВА="ADDRESS_OFFSET" ЗНАЧЕНИЕ="16"/>
                  <ИМЯ СВОЙСТВА="ДОСТУП" ЗНАЧЕНИЕ="только для чтения"/>
                  <ИМЯ СВОЙСТВА="MODIFIED_READ_VALUES" ЗНАЧЕНИЕ=""/>
                  <ИМЯ СВОЙСТВА="WRITE_CONSTRAINT" ЗНАЧЕНИЕ="0"/>
                  <ИМЯ СВОЙСТВА="READ_ACTION" ЗНАЧЕНИЕ=""/>
                  <ИМЯ СВОЙСТВА="BIT_OFFSET" ЗНАЧЕНИЕ="16"/>
                  <ИМЯ СВОЙСТВА="BIT_WIDTH" ЗНАЧЕНИЕ="16"/>
                
              
            
          
        
 

1 Нравится

гиллетт 24 января 2022 г. , 16:12

#11

Из частичной реконфигурации, PYNQ v2.7 — #2 от marioruiz

как Vivado генерирует файл .hwh для IP, вероятно, вопрос для форума Xilinx, а не поддержки PYNQ
…

Но не создает ли отсутствие определений регистров проблему для будущей поддержки PYNQ для BDC?
Как PYNQ создаст карту регистров для IP в BDC? Эта информация не поставляется в HWH. Без него драйвер для каждого ядра нужно было бы создавать вручную и отправлять с PYNQ.

Я неправильно об этом думаю? Была ли проделана какая-либо работа в поддержку BDC? Я знаю, что была надежда на их поддержку. Я спрашиваю, потому что мы готовы представить PR по этому поводу, но хотели бы понять, какие подходы рассматривает PYNQ.

Ура,
Джефф.

Шеллег 25 января 2022 г.